「High Bandwidth Memory」を編集中
ナビゲーションに移動
検索に移動
この編集を取り消せます。 下記の差分を確認して、本当に取り消していいか検証してください。よろしければ変更を保存して取り消しを完了してください。
最新版 | 編集中の文章 | ||
5行目: | 5行目: | ||
HBMでは、チップあたり128GB/secのメモリ帯域を実現し、それを4枚あるいは8枚の[[TSV]]で積層し、さらにそれらを1024ビットと非常に広い[[インターフェース]]で接続することで、1TB/secを実現している。将来的にはチップあたり256GB/secの帯域、かつ8枚(8チャンネル)で2TB/secを実現するHBM2が登場予定となっている。 | HBMでは、チップあたり128GB/secのメモリ帯域を実現し、それを4枚あるいは8枚の[[TSV]]で積層し、さらにそれらを1024ビットと非常に広い[[インターフェース]]で接続することで、1TB/secを実現している。将来的にはチップあたり256GB/secの帯域、かつ8枚(8チャンネル)で2TB/secを実現するHBM2が登場予定となっている。 | ||
− | HBMが何かを大雑把に言えば、複数のメモリを縦に積み上げて、[[RAID0]]を組んで超高速を実現したようなものである。かつて流行した[[ | + | HBMが何かを大雑把に言えば、複数のメモリを縦に積み上げて、[[RAID0]]を組んで超高速を実現したようなものである。かつて流行した[[二階建バス]]の発展系であるともいえる<ref>http://www.ictv.ne.jp/~fumin/oug/q33mem.html</ref>。 |
==利点と欠点== | ==利点と欠点== |