High Bandwidth Memory

提供: MonoBook
ナビゲーションに移動 検索に移動

High Bandwidth Memory(通称:HBM)とは、JEDECが策定したメモリ規格である。

概要[編集 | ソースを編集]

HBMは、TB/secクラスの超広帯域メモリを実現すべく策定された。 HBMでは、チップあたり128GB/secのメモリ帯域を実現し、それを4枚あるいは8枚のTSVで積層し、さらにそれらを1024ビットと非常に広いインターフェースで接続することで、1TB/secを実現している。将来的にはチップあたり256GB/secの帯域、かつ8枚(8チャンネル)で2TB/secを実現するHBM2が登場予定となっている。

HBMが何かを大雑把に言えば、複数のメモリを縦に積み上げて、RAID0を組んで超高速を実現したようなものである。かつて流行した二階建メモリの発展系であるともいえる[1]

利点と欠点[編集 | ソースを編集]

HBMは従来のGDDR5よりインターフェースの帯域を広くしてクロック周波数を抑える設計になっている。このような設計は少量のデータ転送を繰り返す用途では不利であるが、GPUの様に大量のデータ転送を繰り返す用途では消費電力を抑えることができるなど有利である。

またチップを縦方向に積層するため基板を小さくできる。ただしチップを縦方向に積層するには高い技術力が求められるため短期的なコスパはあまり差がないように思われる。しかしながらGDDR5では複雑な信号線を伸ばさねばならない関係で10層以上の多層基板が必要であったことを考えると、基板そのものはかなり安価になると期待されている。

登場[編集 | ソースを編集]

2015年7月に初のHBM搭載製品として登場したAMDRadeon R9 Furyでは128GB/secのチップを4枚(4チャンネル)採用し512GB/secとなっている。これらは第一世代という意味をこめてHBM1と呼ばれている。当初は容量も1GBと2GBという話であったが実際には1GBしかないようだ。よって1GBが4枚で4GBが最大容量となっている。一部では8枚で8GBという話も出ているようだがコスト的に現実的ではないようだ。

関連項目[編集 | ソースを編集]

参考文献[編集 | ソースを編集]