RISCとCISC

CISCの欠点

CISCはRISCに比べ複雑であり回路規模が大きくなる。

回路規模が大きくなれば配線長が長くなり信号遅延が大きくなる関係でクロック周波数を上げにくい。

また、ダイサイズが大きいほど1枚のウェハーから取れる数も歩留まりも悪化する。

RISCの欠点

RISCはCISCと比べ「メモリとCPUの間の転送量」が多くなる。

たとえば単純な足し算を例にするとCISCでは1命令で済む。

add r/m32, r32

一方、RISCは3命令が必要になる。

load r001, Mem
add r003, r001, r002
store r003, Mem

つまりRISCの場合は最低3倍のメモリ帯域が必要であり、 処理内容によっては数十倍のメモリ帯域を必要となる。 そしてメモリ帯域が不足すればCPUは空回りすることになる。

ハイブリット型の登場

そこで登場したのがハイブリット型である。 プログラムはCISCで作成・保持し、メモリからCPUにはCISCで送信し、CPU内部でCISC命令をRISC命令群に分解するという方式である。 分解処理が入るものの、CISCとRISCの双方の利点が得られる。 まるで圧縮アルゴリズムだね。

インテルはPentium Proから「MicroOps」という名称でこの方式を採用し、 Pentium Mの「MicroOps Fusion」、 Core 2の「Micro Fusion」などと進化を続けている。

結論

バランス感覚が重要。