「RISCとCISC」の版間の差分
ナビゲーションに移動
検索に移動
Administrator (トーク | 投稿記録) |
Administrator (トーク | 投稿記録) |
||
(同じ利用者による、間の2版が非表示) | |||
17行目: | 17行目: | ||
store r003, Mem | store r003, Mem | ||
− | + | つまりRISCの場合は最低3倍の[[メモリ帯域]]が必要であり、 | |
− | + | 処理内容によっては数十倍のメモリ帯域を必要となる。 | |
そしてメモリ帯域が不足すればCPUは空回りすることになる。 | そしてメモリ帯域が不足すればCPUは空回りすることになる。 | ||
24行目: | 24行目: | ||
そこで登場したのがハイブリット型である。 | そこで登場したのがハイブリット型である。 | ||
[[プログラム]]は[[CISC]]で作成・保持し、[[メモリ]]から[[CPU]]には[[CISC]]で送信し、CPU内部でCISC命令をRISC命令群に分解するという方式である。 | [[プログラム]]は[[CISC]]で作成・保持し、[[メモリ]]から[[CPU]]には[[CISC]]で送信し、CPU内部でCISC命令をRISC命令群に分解するという方式である。 | ||
− | + | 分解処理が入るものの、CISCとRISCの双方の利点が得られる。 | |
まるで圧縮アルゴリズムだね。 | まるで圧縮アルゴリズムだね。 | ||
32行目: | 32行目: | ||
== 結論 == | == 結論 == | ||
− | + | バランス感覚が重要。 |
2020年1月30日 (木) 04:21時点における最新版
CISCの欠点[編集 | ソースを編集]
回路規模が大きくなれば配線長が長くなり信号遅延が大きくなる関係でクロック周波数を上げにくい。
また、ダイサイズが大きいほど1枚のウェハーから取れる数も歩留まりも悪化する。
RISCの欠点[編集 | ソースを編集]
RISCはCISCと比べ「メモリとCPUの間の転送量」が多くなる。
たとえば単純な足し算を例にするとCISCでは1命令で済む。
add r/m32, r32
一方、RISCは3命令が必要になる。
load r001, Mem add r003, r001, r002 store r003, Mem
つまりRISCの場合は最低3倍のメモリ帯域が必要であり、 処理内容によっては数十倍のメモリ帯域を必要となる。 そしてメモリ帯域が不足すればCPUは空回りすることになる。
ハイブリット型の登場[編集 | ソースを編集]
そこで登場したのがハイブリット型である。 プログラムはCISCで作成・保持し、メモリからCPUにはCISCで送信し、CPU内部でCISC命令をRISC命令群に分解するという方式である。 分解処理が入るものの、CISCとRISCの双方の利点が得られる。 まるで圧縮アルゴリズムだね。
インテルはPentium Proから「MicroOps」という名称でこの方式を採用し、 Pentium Mの「MicroOps Fusion」、 Core 2の「Micro Fusion」などと進化を続けている。
結論[編集 | ソースを編集]
バランス感覚が重要。