「RISCとCISC」の版間の差分
ナビゲーションに移動
検索に移動
Administrator (トーク | 投稿記録) |
Administrator (トーク | 投稿記録) |
||
17行目: | 17行目: | ||
store r003, Mem | store r003, Mem | ||
− | + | つまりRISCの場合は最低3倍の[[メモリ帯域]]が必要であり、 | |
− | + | 処理内容によっては数十倍のメモリ帯域を必要となる。 | |
そしてメモリ帯域が不足すればCPUは空回りすることになる。 | そしてメモリ帯域が不足すればCPUは空回りすることになる。 | ||
2020年1月27日 (月) 02:20時点における版
CISCの欠点
回路規模が大きくなれば配線長が長くなり信号遅延が大きくなる関係でクロック周波数を上げにくい。
また、ダイサイズが大きいほど1枚のウェハーから取れる数も歩留まりも悪化する。
RISCの欠点
RISCはCISCと比べ「メモリとCPUの間の転送量」が多くなる。
たとえば単純な足し算を例にするとCISCでは1命令で済む。
add r/m32, r32
一方、RISCは3命令が必要になる。
load r001, Mem add r003, r001, r002 store r003, Mem
つまりRISCの場合は最低3倍のメモリ帯域が必要であり、 処理内容によっては数十倍のメモリ帯域を必要となる。 そしてメモリ帯域が不足すればCPUは空回りすることになる。
ハイブリット型の登場
そこで登場したのがハイブリット型である。 プログラムはCISCで作成・保持し、メモリからCPUにはCISCで送信し、CPU内部でCISC命令をRISC命令群に分解するという方式である。 分解処理が入るものの、双方の利点が得られる。 まるで圧縮アルゴリズムだね。
インテルはPentium Proから「MicroOps」という名称でこの方式を採用し、 Pentium Mの「MicroOps Fusion」、 Core 2の「Micro Fusion」などと進化を続けている。
結論
バランス間隔が重要。